-
抗干擾設計的基本任務是系統或設備不會由于外部電磁干擾的影響而發生故障或功能喪失，也不會對外界發出過多的噪聲干擾，以免影響正常運行其他系統或設備。因此提高系統的抗干擾能力也是系統設計的重要組成部分。電路抗干擾設計原理總結：1，電源線的設計（1）選擇合適的電源;（2）盡量擴大電源線;（3）確保電力線，底線和數據傳輸方向一致;（4）使用抗干擾元件;（5）在電源插座上加入去耦電容（10?100uf）。2，地面的設計（1）獨立的模擬和數字地;（2）盡可能使用單點接地;（3）盡可能擴大地面;（4）將敏感電路連接到穩定的接地參考源;（5）用于將高帶寬噪聲電路與低頻電路分開的pcb板分區設計;（6）最小化接地回路的面積（所有設備在電源被稱為“接地回路”后返回地面形成的路徑）。3，組件的配置（1）沒有長的平行信號線;（2）確保PCB的時鐘發生器，晶體振蕩器和CPU的時鐘輸入盡可能靠近并遠離其他低頻元件;（3）應在核心器件周圍配置器件，以盡量減少引線長度;（4）PCB板的分區布局;（5）考慮機箱中的PCB板位置和方向;（6）縮短高頻元件之間的導線。4，去耦電容配置（1）每10個集成電路添加一個充放電電容器（10uf）;（2）引線型電容器用于低頻，片狀電容器用于高頻;（3）每個集成芯片上應放置一個0.1uf陶瓷電容;（4）抗擊噪聲的能力較弱，在關機期間電源變化較大的設備應增加高頻去耦電容。（5）不要在電容器之間共用過孔;（6）去耦電容器引線不能太長。5，降低噪音和電磁干擾原理（1）使用45°多段線而不是90°多段線（盡量減少高頻信號對外界的發射和耦合）;（2）使用串聯電阻來降低電路信號邊沿的轉換速率;（3）石英晶體殼應接地;（4）不要將未使用的電路懸空;（5）時鐘垂直于IO線時干擾小;（6）盡量將電動勢保持在零點附近;（7）IO驅動電路盡可能靠近PCB的邊緣;（8）不要在任何信號上形成回路;（9）對于高頻板，電容的分布電感不能忽略，電感的分布電容不容忽視;（10）電源線和交流線通常應與信號線位于不同的電路板上。6，其他設計原則（1）CMOS未使用的引腳應接地或通過電阻供電;（2）RC電路用于吸收繼電器和其他原件的放電電流;（3）在總線上增加約10k個上拉電阻有助于防止干擾;（4）全解碼抗干擾性能更好;（5）元件不必通過10k電阻連接到電源;（6）巴士應盡可能短以保持相同的長度;（7）兩層之間的布線應盡可能垂直;（8）發熱元件避免敏感元件;（9）只要空間允許，正面水平排列，負垂直排列，越厚越好（只有地面和電源線）;（10）要有良好的分層線，最好從前面跑，反之亦然;（11）保持足夠的距離，如濾波器輸入和輸出，光電耦合器輸入和輸出，交流電源線和弱信號線;（12）長線加低通濾波器。曲線應盡可能短，必須將長線插入合理位置的C，RC或LC低通濾波器;（13）除地面線外不要使用粗線。7，接線寬度和電流（1）總寬度不應小于0.2mm（8mil）;（2）在高密度和高精度PCB上，節距和線寬一般為0.3mm（12mil）;（3）當銅箔厚度約為50um時，導線寬度為1?1.5mm（60mil）= 2A;（4）公共用地一般為八億立方米。應該注意微處理器的應用。8，電源線電源線應盡可能短并采取直線。最好走在樹上，不要繞著一圈走。9，布局首先，考慮PCB
